756: 名無し 2024/04/26(金) 08:09:47.52 ID:4M5Tzy4N
tsmcが1.6nmプロセス導入
https://pr.tsmc.com/japanese/news/3136
no title

TSMC A16テクノロジー：TSMCの業界をリードするN3E技術は現在生産中であり、N2は2025年後半に生産される予定ですが、TSMCはロードマップの次の技術であるA16を発表しました。A16は、TSMCのスーパー・パワー・レール・アーキテクチャとナノシート・トランジスタを組み合わせたもので、2026年の生産を予定している。A16は、フロントサイドの配線リソースを信号に割り当てることでロジック密度と性能を向上させ、複雑な信号経路と高密度な電力供給ネットワークを持つHPC製品に最適です。TSMCのN2Pプロセスと比較して、A16は同じVdd（正電源電圧）で8～10%の速度向上、同じ速度で15～20%の電力削減、データセンター製品では最大1.10倍のチップ密度向上を実現する。



757: 名無し 2024/04/26(金) 08:12:01.32 ID:9R2ZdW2H
1nmが限界なんじゃないのー?



758: 名無し 2024/04/26(金) 08:38:10.55 ID:HLJn5t8Y
1.6nmで原子16個分の幅
ようやるわ



759: 名無し 2024/04/26(金) 09:30:33.61 ID:VVnEhsyM
プロセスルールのnmって実際のなにかの幅を示している訳じゃないしな



760: 名無し 2024/04/26(金) 09:55:23.62 ID:CBIbh8yr
ここ10年くらいのnmの使い方はビジネス上の広報的な意味合いで実測値じゃない



761: 名無し 2024/04/26(金) 10:05:04.81 ID:ekna/XeZ
10nmくらいまでは何となくきちんとしてたけど一桁になってからはなんだかなーな感じ
まあトランジスタをどれだけ詰め込めるかの数値としては生きてる感じだけどね



769: 名無し 2024/04/27(土) 08:26:32.92 ID:3nmUKS9V
>>761
3nm→2nmではトランジスタ密度10%しか上がらないらしいけど



スポンサードリンク
タグ ：
#TSMC
#Snapdragon
#Apple
#CPU